Mise en oeuvre de l'horloge du FPGA

[glehuec]

bonjour,
j'ai en ma possession deux cartes mettant en oeuvre un EPM128s de chez altera. celle-ci sont équipée d'un quartz à 4,9152MHz.
après de multiples essais, je n'arrive pas à configurer le signal d'horloge du circuit sur ce quartz.
mon onbjectif est ensuite de diviser ce signal d'horloge pour diverse utilisation à des fréquence plus basse.

quelqu'un aurait-il la solution pour configurer le circuit et permettant d'obtenir un signal d'horloge exploitable dans des bascules.
j'utilise actuellement plutôt l'outil de développement Max+2, je suis donc preneur de toutes solutions

guena