oldjp(je n'ai personnellement pas trouvé de document technique concernant ce type d'entrée tolérante ...).
Effectivement peu de données sur la valeur typique des courants d'entrée dans tous les cas de figure. Ils se limitent en gros au courant de fuite "normal"...
Sur un PIC: En gros et en théorie, la diode de clamping au Vdd est remplacée par un FET dont l'impédance augmente si Vin > Vdd, limitant ainsi la tension sur l'entrée interne. Il lui faut un minimum pour travailler, c'est pourquoi (en général) la "tolérance au 5 V" est valide uniquement si Vdd >= 3.0 V sinon ils donnent le classique Vdd + 0.3 V. Ceci dit, cette dernière valeur est curieuse : d'où vient ce 0.3 V s'il n'y a pas de diode de clamping ? Je pense qu'il y en a toujours une en interne après le FET.
Je n'ai jamais trouvé de spécification supplémentaire sur le courant d'entrée dans le cas où Vin > Vdd. Perso, je trouve ceci curieux, il doit bien y avoir un petit quelque chose ?
Et ça ne mange pas de pain :
Rappel 1: Ceci est uniquement pour la protection de l'entrée, il n'y a plus de diode de clamping qui limite la tension.
Rappel 2: Il y a toujours une diode de clamping au substrat (Vss).
Rappel 3: Ceci ne concerne que les entrées purement digitales; aucune entrée mixte n'est tolérante au 5V. C'est relativement peu expliqué dans les DS et une erreur est vite arrivée...